Lista de interesados por el nuevo clon Superfo 128K

[Kripton]

Mi voto es para el tamaño de +2 +3 (al menos 128), para el de 48 ya está el anterior Superfo.

Una demanda, es posible que se lance una nueva tirada de placas Superfo 48, a mi se me pasó

[Quest]

Si antoniovillena, es lo que suponía, queda claro

Lo dicho, apúntame 1 placa y kit de componentes, me interesa mucho este clon, la verdad. Gracias!!!!

[antoniovillena]

El diseño 128K que hice tiene compatibilidad total con el modelo 48K, y además tienen una EEPROM que puede ser grabada por software. Tengo pensado hacer un bootloader que te permita elegir con qué ROM quieres arrancar, con lo que eligiendo la rom de 48K no habría ninguna diferencia en el comportamiento de este clon y el superfo anterior.

Por otro lado no tenemos planteado de momento sacar otra tirada del superfo 48K. En el caso de que se vaya a hacer sería una buena idea aplicarle la optimización de 7 chips que planteé en la nueva revisió. Aparte de un poco más barata (por los componentes), también sería más fácil a la hora de soldar los zócalos.

El problema principal es que de los 3 diseñadores que estamos en este proyecto (flopping, Scooter y yo) ninguno tenemos la suficiente habilidad para hacer el ruteado. Estamos a expensas de esperar a que Superfo (el usuario de WOS que ruteó la pcb original) se preste a hacerlo, o a las malas hacerlo nosotros mismos, pero esto último requerirá un tiempo adicional.

Yo lo último que estaba haciendo era parcheando las ROMs del +2A/+3 para que funcionen en el diseño que tenía planteado (el modelo 128K que cabía en la placa de un gomas). Pero como todo apunta a que vamos a usar una placa mayor lo he dejado parado, ya no hará falta puesto que se puede implementar el registro 1FFD y los modos all ram en una placa más grande.

[Z80user]

¿de que añadidos estamos hablando?

Lo del bootloader yo lo habia pensado,pero lo que estoy pensando puede ser demasiado para implementar con logica discreta tradicional en un tamaño aceptable.

Usar como base la distribucion de memoria del Spectranet 1 MB de memoria mapeable
Los modelos basicos, ocuparian casi 1 chip de memoria de 128 KB (Spectrum 48K, 128K y +2) y sobra 1 banco de memoria de 16 KB para el bootloader.

Con 1 chip de 256 KB se puede dar cabida a la rom del Spectranet, del DivIDE y los modelos de Spectrums, aparte sobra un bootloader de 8 KB (128 KB si se descarta la rom del Spectranet)

Con la memoria de video, usando el clon tal y como esta y añadiendo la shadow (que creo ya esta planteado, no hay que modificar nada). y la memoria externa, se puede direccionar sin tocar esa parte, tan solo la decodificacion de la direccion de la shadow.

A mi del hardware que conoxco, lo mas interesante son el DivIDE, y el Spectranet, y como hardware adicional, puertos sinclair y/o kestom (el kestom impepinable), y un conector de teclado de PC PS/2.

Aparte el puerto paralelo, que se puede usar como RED si se usa como los Amstrads CPC y el interface de la disquetera (que puede ser algo demasiado obsoleto a dia de hoy).

No se me ocurren mas ampliaciones

[mcleod_ideafix]

No se me ocurren mas ampliaciones

Se pueden usar los dos bits altos del puerto 7FFDh para implementar un modo de paginación de 512K compatible con Pentagon 512. (32 páginas de 16K cada una en lugar de 8 páginas). Que recuerde, esas páginas "extra" serían no contenidas.

¿Y para qué? Pues por ejemplo, para poder ejecutar esto...
http://www.youtube.com/watch?v=QJ-LueJ3M1E

Más información sobre el modo en que se organiza la memoria en el Pentagon, aquí:
http://velesoft.speccy.cz/pentagon512_interface.htm

[Kripton]

Joer, yo con eso ya me conformo

[antoniovillena]

Está muy chula la demo del pentagon 512k. He visto los esquemáticos y tiene la friolera cantidad de 3 PALs, y eso que sólo tiene 5 chips. Yo descartaría directamente cualquier añadido que incluya circuitos programables. No estoy en contra, pero lo que estamos diseñando es un clon hecho al 100% con lógica LSI y MSI, y nada de circuitos programables. Quiero que esto quede claro de una vez. Este proyecto no está enfocado para reducir el precio o el número de chips. Sería mucho más económico y saldría una placa muy pequeña si se hace todo con 4 chips usando un CPLD, pero no es eso lo que estamos diseñando.

Lo que sí se puede hacer, siempre que quepa en la placa, es meter un dispositivo que originalmente está hecho con PALs ó CPLD pero usando lógica LSI/MSI.

Yo también tenía pensado meter una GAL para ampliar la ampliación 128K al principio, pero ya hemos descartado esta opción. De todas formas si la mayoría pensáis que es mejor meter añadidos que usen GAL/CPLD/Microcontroladores, pues se hará, pero en este caso yo no podré ayudar en el diseño.

[mcleod_ideafix]

He visto los esquemáticos y tiene la friolera cantidad de 3 PALs, y eso que sólo tiene 5 chips.

No te fijes en eso, ya que esa es la implementación ex-profeso para ese modelo de Spectrum, que ya tiene una PAL (una de las nuevas PAL's es de hecho la antigua PAL retocada).

Fíjate mejor en que la diferencia fundamental entre el Pentagon 512 y el Spectrum 128K es que el primero usa los dos bits superiores del latch que implementa el registro 7FFDh como dos bits de dirección más en la memoria.

La salida del latch (que ahora sería de 8 bits si no lo es ya) funcionaría como siempre, salvo que ahora sus dos bits superiores (el 6 y el 7) irían por una parte, a una puerta OR. Si la salida de esa puerta OR es 1, entonces se deshabilita por parte de la CPU el acceso al bloque de memoria contenida en el rango C000-FFFF, y el que se usa es el bloque de memoria no contenida. Esto es para que cuando se use alguno de los bloques "extendidos" se use siempre del bloque de memoria no contenida.

El bloque de memoria no contenida pasaría de ser de 64K a 512K, de los cuales se usarían 448K (los otros 64K hasta completar los 512K serían los 64K del bloque de memoria contenida).

El bus de direcciones de ese bloque de memoria no contenida tendría:
Las primeras 14 líneas del bus de direcciones de la CPU, de A0 a A13 inclusive.
Los tres bits menos significativos del latch que implementa el registro 7FFDh.
Los dos bits más significativos (los nuevos) de ese mismo latch.

En total, 19 líneas de dirección, que son 512K.

Por supuesto habría que plantearse la lógica para seleccionar cuándo sí y cuándo no usar el bloque de memoria no contenida. Con el dibujo del mapa de memoria que he pasado esto debería ser sencillo.

Creo que buscaré un huequito de tiempo para implementarlo en mi clon

[Scooter]

Así sin pensar mi circuito valdría tal cual en una de las configuraciones; dejar un ram contenida de 32kB y otra ram de 512kB para todo lo demás solo que 32kB no se usarían.

[radastan]

Yo también tenía pensado meter una GAL para ampliar la ampliación 128K al principio, pero ya hemos descartado esta opción. De todas formas si la mayoría pensáis que es mejor meter añadidos que usen GAL/CPLD/Microcontroladores, pues se hará, pero en este caso yo no podré ayudar en el diseño.

Yo es que no veo el problema en meter una GAL o una FPGA y ahorrarnos un montón de lógica, además de añadirle flexibilidad al asunto. El ruteado va a ser incluso más sencillo, podemos usar zócalos que eviten tener que soldar en SMD, y una FPGA es reprogramable para corregir fallos o meter añadidos. Y encima puede salir más económico.

¿Dónde está el problema si son todo ventajas? no vamos a renunciar a los chips de RAM de toda la vida, ni al Z80.

Es que hasta con una FPGA Mc Leod nos puede preparar una salida VGA, por no hablar de una interfaz Compact Flash compatible DivIde. Y todo en el tamaño de una placa de un Gomas.

[Scooter]

Lo tendría que estudiar pero no veo pegas en hacer un 512 dejando una ram no contenida de 512 y ua contenida de 32, tal cual está mi esquema iría, solo faltaróa un bit en el buffer triestado que no cabe.

[flopping]

Yo opino como Antoniovillena, creo que este proyecto es ver si somos capaces de hacer el clon sin ningún chip programable, bueno solo la eprom o eeprom, pero eso es inevitable, una vez conseguido, ya se vera el tema de reducirlo si se quiere o si alguien se anima y lo mete todo en una FPGA, en Cplds o Pals y Gals, pero eso ya seria otro proyecto y a quien le guste así, pues que lo implemente, tal como se esta haciendo ahora, ya se parte de una base, así que no debería de ser nada difícil, ¿No?.

Lo de meter gals, como ya he comentado, no entra dentro de este proyecto, pero si que podemos coger una gal, sacarle las ecuaciones y convertirlas a lógica LSI, MSI, dependiendo de tamaño de las ecuaciones claro, quizá la lógica discreta sea enorme, pero eso es una opción que habría que revisar a ver si es factible o no la inclusión del modo Pentágono.

Aunque eso es un añadido posterior, de momento nos estamos centrando en la opción 128k, +3, una vez conseguido ya se vera si añadimos mas cosas, salu2.

[antoniovillena]

Sí, es verdad, se puede meter la ampliación de 512K en lógica discreta con relativamente pocos recursos. No entiendo porqué pusieron 3 chips GAL en esa placa. Otra cosa es cuánto es el tamaño de RAM adecuado para el clon. Yo desde los 128K hasta los 2Megas lo veo aceptable. Lo bueno que tienen los 512K es que se pueden paginar cambiando un sólo registro. Factores a tener en cuenta para decidir cuánta memoria poner:
1. Accesibilidad y precio de las RAMs. A veces se encuentran chips con más memoria que son más baratos, es cuestión de la demanda que tengan.
2. Meter 2 chips de tamaño distinto (uno de 32k y el otro de X) ó 2 iguales. La ventaja del primero caso es que sólo habría contención en las páginas 5 y 7. La ventaja del segundo, aparte de no desperdiciar nada de RAM, es que es más fácil conseguir en las tiendas 2 chips iguales.
3. Ver el software escrito que aprovechen esta RAM extra. Hay que tener en cuenta que el Pentagon no es un clon exacto, y podemos llevarnos la desagradable sorpresa de no ver correctamente las demos y de que fallen algunos juegos. También he visto que en WOS hay muchos juegos disponibles sólo en .trd.

[antoniovillena]

¿Dónde está el problema si son todo ventajas? no vamos a renunciar a los chips de RAM de toda la vida, ni al Z80.

El problema es que el diseño cambiaría tanto que se convierte en un proyecto totalmente diferente. Y estoy contigo en que esta nueva placa con CPLD sería todo ventajas con respecto a la de "lógica discreta" que estamos diseñando. La de sólo "lógica discreta" sólo tiene unas pocas ventajas con respecto a la CPLD, pero suficientes para que algunos se decanten por ella. Es una placa muy robusta: tiene muchos chips, muchos de ellos repetidos y son baratos (individualmente, en conjunto cuestan más de 30 euros). Como van en zócalos, si un chip se estropea se puede reemplazar sin ni necesidad de "calentar" la placa.

Edito: En el hilo original del clon superfo en WOS también se diseñó una placa con CPLD. Sería cuestión de saber si alguien la ha mandado a fabricar. En cualquier caso serían aprovechables los esquemas de aquel proyecto para cualquiera que se plantee un hacer un clon con CPLD.

[Nandove]

Otro interesado por una placa y posiblemente un kit de componentes, al menos los que no pueda conseguir como alguna rom grabada

EDIT: Por cierto, yo de diseño nada de nada pero si que tengo claro que una de las cosas que se van a conectar a TODOS los clones que se hagan del Spectrum, sin duda será el Divide... desde el total respeto y desconocimiento, ¿como de dificil seria implementar la plaquita del divide en nuestro clon? aunque el tamaño de placa sea mas grande(que a mi eso nunca me ha importado).

Gracias.